开发理想的碳化硅(SIC)技术需要不断权衡——既要优化器件效率，又要发挥SiC mosfet固有的高耐压特性。大多数公司选择平面型拓扑结构以保障可制造性，而少数企业则青睐沟槽型架构，因其具有更小的元胞间距和更低的比导通电阻，能实现更快的开关速度。

纳微半导体的沟槽辅助平面型(TAP)技术巧妙地在平面栅拓扑的可制造性与沟槽拓扑的元胞密度优势之间取得了平衡。该技术最初由GeneSiC研发(该公司于2022年被纳微半导体收购)。

通过与纳微半导体技术市场与碳化硅技术高级经理Arash Salemi博士的交流，我们深入了解了这项技术，以及纳微如何将其发展成熟，使SiC MOSFET的电压等级从650V拓展至超高的3.3kV。

碳化硅电子迁移率的局限

在传统平面型SiC MOSFET中，当施加栅源电压(VGS)时，电子从源极出发，经过沟道，扩散至漂移层，最终汇集于漏极。这种垂直平面栅SiC MOSFET技术已臻成熟，在性能和可靠性上均有良好表现。

然而，其根本局限在于SiC的电子迁移率(约650-900 cm²/Vs)低于硅材料(约1500 cm²/Vs)，这限制了晶体管的开关速度。该特性直接影响比导通电阻(RON,SP)——这个与器件效率密切相关的关键参数与电子迁移率成反比。

改善RON,SP有几种途径：一是通过缩小元胞间距来减小器件尺寸;二是减薄栅氧化层厚度。而沟槽型架构的出现，通过采用垂直延伸至漂移区的栅氧化层，提供了新的解决思路。

Salemi指出了构建垂直沟道的两大优势：“首先，我们能进一步缩小器件尺寸;其次，我们可以利用SiC电子迁移率的方向异性特性。”他特别提到，在4H-SiC的c轴方向，电子迁移率更高。更高的电子迁移率意味着更低的RON,SP。

平面栅、沟槽栅与TAP技术

然而，这种架构带来了制造工艺上的挑战。制造商不再使用平面栅氧化层，而是必须在SiC上蚀刻出深而窄的沟槽以形成独特的栅极结构(图1)。

图1

通过减薄栅氧化层来降低RON,SP会导致其承受极高电场，从而影响氧化层可靠性。为解决这一问题，通常在平面栅的P阱下方或沟槽栅的沟槽底部进行P+注入，以保护栅氧化层免受高电场影响。但这也有其弊端：Salemi指出，“沟槽栅技术中的任何对准偏差都可能导致器件可靠性降低和生产批次良率下降。”

双沟槽结构采用两个虚拟沟槽，将P+注入置于虚拟沟槽下方而非栅极下方。Salemi解释说：“这两处P+注入能有效保护栅氧化层免受高电场影响。”但该结构仍存在因对准偏差引发的可靠性问题，且虚拟沟槽不具备电学活性，反而会增加元胞间距。

还有非对称沟槽结构。Salemi表示：“这种技术需要牺牲一侧侧壁，仅用器件的一部分来保护另一侧壁。”

技术权衡

如图2所示，TAP技术融合了平面栅和沟槽栅等各项技术的所有优势。

图2

TAP技术旨在提升平面栅技术的RON,SP，同时不影响其可制造性、可靠性和良率。Salemi强调：“栅极完全保持平面结构;唯一区别是在源极区域制作了极浅的沟槽。”

源极区域的浅沟槽在不影响可制造性的前提下，通过缩小元胞间距，发挥了沟槽型MOSFET在改善RON,SP方面的优势。

Salemi进一步阐释了TAP如何提高元胞密度：“在平面栅拓扑中，元胞间距的缩小存在局限。例如，源极焊盘需要可靠的金属接触，这要求足够的面积保障。”

足够的源极面积是实现良好源极接触金属化的前提。由于TAP结构在源极区域下方进行蚀刻，创造了额外的表面积用于实现适宜的金属化，最终使得源极间距得以缩小(图3)。

图3

可靠性提升

三步P+注入工艺促进了更好的电流扩展，从而提升了电流能力，尤其是在高温条件下。Salemi表示：“得益于我们对TAP技术的优化，现在获得了更低的温度系数。”据观测，在175°C结温下，他们2300V SiC MOSFET的RDS(ON)比其他厂商的2000V和2300V器件低17%至20%。

纳微还发现其TAP技术在应力条件下表现出更低的阈值电压(Vth)漂移(图4)。

图4

所有增强特性的结合使纳微获得了AEC-Plus认证，该认证要求进行比AEC-Q101标准更长时间、更高温度的高温反向偏压(HTRB)、高温栅偏压(HTGB)以及高温栅极与反向偏压(HTGB-R)测试(图5)。

图5

纳微还对其TAP技术进行了时变介质击穿(TDDB)测试以预测栅氧化层寿命。Salemi补充道：“在18V栅源电压和175°C结温下，器件可运行超过一百万年。若将电压提升至22.5V(器件的最高工作电压)，器件将在1400年后失效。”

技术对比

表1清晰总结了各项技术的关键差异。纳微TAP技术在保持与沟槽技术相当的RON,SP和巴利加优值(FoM)的同时，制造工艺更为简单。此外，由于采用平面栅技术，TAP比沟槽栅技术具有更高的可靠性。

表1

何种晶体管技术将引领未来?

既要充分发挥SiC固有的高压工作特性，又要最大化器件效率，这绝非易事。平面型、沟槽型和TAP技术在成本、工作寿命、可靠的高压性能以及器件效率/开关频率等方面各具优势，可根据特定应用需求进行优化。

通过TAP技术，纳微选择了一条中间道路，融合了平面和沟槽技术的优点，使晶体管性能参数趋于平衡。然而在可靠性方面，TAP技术展现出明显领先优势。该技术可针对6英寸至8英寸的不同晶圆尺寸进行优化，确保了良好的可扩展性。