宽禁带(WBG)器件的采用，是由器件技术和封装技术的创新所驱动的。器件技术中不断出现的新挑战要求制造商持续加强和升级其器件。与通孔封装相比，碳化硅(SIC)mosfet和二极管的表面贴装封装具有若干优势。如今，这主要源于市场对紧凑、高效且运行温度低的系统的需求。碳化硅器件凭借其更高的效率和电流密度，正好能够带来这些益处。

图1

优势

历史上，三端子的TO-247封装一直是功率转换器的主力，能够容纳大尺寸芯片，但在利用WBG技术性能优势方面存在不足。四端子的TO-247，或称TO-247-4L，引入了开尔文源极以降低环路电感并改善栅极驱动信号质量。然而，它在热性能方面的改进甚微。

在分立器件的表面贴装封装系列中，设计人员可以选择顶部冷却或底部冷却的封装。选择标准主要由以下主要因素驱动：

功率密度 – 在保持足够爬电距离和电气间隙的同时，最大化给定芯片的连续和峰值功率能力。

电气性能 – 最大限度地减少寄生电感，从而降低过冲和振铃以及总体开关损耗。

易用性 – 简化电路板设计，同时提高可制造性设计。

可用性 – 行业标准封装提供了多货源采购的优势，而独特的封装则为设计人员提供了实现产品差异化的机会。

表1总结了JEDEC认可的、通常可从多家供应商处获得的表面贴装封装选项。

表1

易用性

在选择封装时，平衡热性能、组装和可靠性等设计考虑因素非常重要。顶部冷却封装的可选特性，例如正凸台或负凸台，会直接影响电路板布局设计、热设计和组装工艺。凸台是指封装体底部到引脚底部之间的Z轴偏移量。

采用正凸台时，引脚平贴在印刷电路板(PCB)上，在封装体和电路板之间形成间隙。这需要使用更厚的热界面材料(TIM)来弥补该间隙及其公差，并确保适当的压缩力以获得最佳导热效果。然而，过大的压缩力会使焊点承受应力，可能导致其随时间推移而疲劳并产生可靠性问题。

负凸台特性通过显著降低器件引脚上的应力，减轻了焊点疲劳的可靠性风险。采用负凸台时，封装体直接与PCB基板接触。封装体底部和引脚底部之间保持0.01–0.11 mm的间隙。

TIM的厚度和热性能取决于封装高度和引脚公差。负凸台设计可以最小化引脚公差的影响，因为焊料会填充引脚和PCB焊盘之间的间隙。这使得封装体能够始终平稳地贴合在PCB上，最大限度地减少了因公差导致的TIM厚度变化。因此，结到环境的热阻得到优化和精确控制，降低了焊点应力及相关疲劳，同时提高了长期可靠性。

提升功率密度

本节展示比较D2PAK和PSMT封装的仿真结果。该仿真旨在评估热通量和冷却性能，针对底部冷却的D2PAK器件，通过PCB和TIM进行热传导;针对顶部冷却的PSMT器件，则通过TIM和散热器进行热传导。

在D2PAK的仿真中，在PCB与散热器之间施加了100 µm厚的TIM;在PSMT的仿真中，则在器件与散热器之间施加了相同厚度的TIM。下图2展示了热传导路径的示意图。

图2

仿真在25°C和85°C的自由对流条件下进行。图3显示了PSMT和D2PAK封装在85°C仿真下的结果。PSMT封装的仿真显示，其结温比D2PAK低25%-35%。顶部冷却封装提供了更好的热路径，从而实现了更低的结温和更高的系统功率密度。

图3

爬电距离与寄生电感的影响

以下是不同碳化硅功率封装的功率环路电感仿真结果。

在设计高压系统时，爬电距离是一个重要的设计参数。传统的TO-247从3引脚(TO-247-3L)发展到4引脚(TO-247-4L)，再到带缺口的4引脚(TO-247-4LN)，爬电距离从3.0 mm增加到3.8 mm，再到8.45 mm。

表2

尽管重要，但对于爬电距离存在设计解决方案，例如在PCB上引入缺口或使用保形涂层。表2对这三种封装进行了总结。寄生电感是影响功率转换效率的一个重要因素。寄生电感存在于功率环路和栅极环路中，影响器件的整体性能。在使用碳化硅MOSFET的高频功率转换器中，寄生电感问题日益突出，会导致更大的能量损耗、更高的电压过冲以及因振铃而产生的电磁干扰(EMI)加剧。图4的波形中，开关期间的电压过冲可以直观地显示寄生电感的影响。

图4

与D2PAK和TOLL等底部冷却封装相比，PSMT和QDPAK等顶部冷却封装具有显著优势。通过分离热路径和电气路径，这些器件使系统设计人员能够减少寄生电感并优化热管理。这种分离允许更灵活、更高效的功率环路布线。由于电气路径独立于热路径，设计人员可以更好地减少电感损耗，支持应用中的更快开关速度，并提高功率密度。

总结

顶部冷却封装相比传统的分立封装提供了优异的热性能改进。如果设计人员正试图优化开关性能或简化制造工艺，Microchip还提供大量其他封装选项，电压范围覆盖700V至3300V。

除了分立封装，随着功率需求的增加，集成化可能是解决功率密度或开关效率问题的关键。