基于碳化硅(SIC)和氮化镓(GaN)的宽禁带(WBG)功率半导体器件能够实现更高的功率转换效率。它们所提供的更高功率密度，也相应地要求热管理技术取得进步，以确保系统可靠性。本文总结了一些分立式封装的改进，这些改进使得宽禁带器件能够广泛应用于许多高功耗和空间受限的应用中。

热阻、热容和最大电流额定值

结壳热阻(RθJC)是一个关键器件参数，单位为°C/W，它量化了在耗散一定功率(Pd)、给定壳温(Tc)时，结温(Tj)的升高。

RθJC = (Tj – Tc)/Pd

最大结温(Tjmax)通常由半导体可靠性和性能决定，175°C是典型的汽车规格要求。因此，对于给定的壳温，RθJC 决定了最大直流功耗。

代入 Pd，表达式可以写为：

ID(max) = Sqrt ((Tj(max) – Tc)/(RθJC – RDSon))

其中 ID(max) 是最大直流电流，RDSON 是与温度相关的器件导通电阻。

当器件 RDSON 降低，或者壳温能够降低时，这个峰值漏极电流会增加。

SiC 和 GaN 都比 Si 能承受更高的温度，因此这里最大工作温度和电流能力可能受塑料封装或引线键合的限制。

封装的热容决定了温度上升的速率。这在浪涌事件和脉冲功率应用中尤其重要。它与热阻一起决定了瞬态响应时间。

与 Si 相比，芯片尺寸更小的 WBG 器件具有更小的热容。材料的导热性和器件设计也起着作用。SiC 具有高导热性(约 4 W/cm-K，而 GaN 为 1.3 W/cm-K)，有助于更有效地散热。GaN HEMT 是横向器件，电流流经薄层，这可能导致其热容远低于垂直结构的 SiC mosfet。

在开关模式下，可以使用相对于脉冲宽度和占空比的归一化瞬态热阻抗(ZθJC)曲线来确定实际结温升高或峰值电流能力，这是使用 RθJC 确定的直流条件下温升的一小部分。

现在让我们看看几种改进 WBG 分立器件 RθJC 的方法。

顶部冷却封装

传统的组装方式是将芯片底部附着到引线框架上，如图 1 所示。

图1

器件通常焊接在 PCB 上，并且可以使用热过孔将器件连接到 PCB 另一侧的散热器。

将 PCB 从热路径中移除，可以将封装 RθJC 降低多达 2 倍。实现此目的的顶部冷却(TSC)封装的横截面示意图如图 2 所示。

图2

通过翻转器件以接触芯片底部(在垂直 MOSFET 中为漏极)，散热器可以直接连接到漏极引脚。这也允许利用 PCB 底部的空间来放置其他组件，例如电容器和走线。

大多数 SiC 和 GaN 器件制造商都提供 TSC 封装。例如，安森美 T2PAK 封装的 650V SiC 器件，RθJC 为 0.52 °C/W，以及英飞凌科技的 TOLT 封装 650 V 器件，RθJC 为 0.48 °C/W。

增强模式(E-mode)GaN HEMT 通常封装在表面贴装封装中，以最小化引脚长度和电感。GaN 的 TSC 封装产品包括英诺赛科的 En-FCQN，与底部冷却封装相比，其结温降低了 25%。

EPC 的 GaN 器件采用芯片级封装(CSP)，与包含凸块(bumps)的电路板侧相比，在芯片顶部(或外壳)产生了更低的热阻。通过使用散热器和外部散热片，可以进一步改善此 RθJC。EPC 的 BGA/LGA 封装具有高效的封装占板比(即芯片占板面积与封装占板面积之比)。

铜夹片

用铜夹片替代引线键合可以显著降低封装 RθJC 以及器件 RDSON。铜更大的表面积可实现均匀散热并避免热点。更低的电感和更高的可靠性是这种组装方式的其他优点。

虽然铜夹片在 Si 功率器件中已应用很长时间，但该技术现在也应用于 WBG 器件。

一个例子是安世半导体的 CCPAK1212 GaN 产品，提供底部冷却和顶部冷却封装。传统的铝(Al)端接键合焊盘与基于铜的组装(引线或夹片)不兼容。可以在铝上使用一层 NiPdAu 以允许铜放置。

嵌入式 PCB 封装、烧结和扩散焊

嵌入式 PCB 封装涉及将器件集成到 PCB 的多层结构中。这形成了一个小尺寸的 3D 封装，允许有源和无源组件紧密堆叠在一起。

该概念已在逻辑器件中应用多年，例如 MicroSIP™ 封装(来自德州仪器和 AT&S)。

在 WBG 器件中使用此技术的动机是降低寄生电感，以充分利用其快速开关潜力。热管理方面的任何改进都是这种组装方式带来的额外好处。图 3 展示了 PCB 嵌入式封装的示例，取自 R. Risch 和 J. Biela 在 CIPS 2022 上的演讲。

图3

图 3(b) 展示了一个安装在引线框架上的封装器件，该引线框架嵌入到 PCB 结构中。激光钻孔的微过孔可以填充电镀铜以连接到器件端子。铜箔可以形成嵌入式基板，散热器可以附着在上面。

因此，图 3(b) 中的器件可以用作低电感表面贴装封装。更进一步是将芯片组装为两侧带有触点的嵌入式预封装件。然后可以通过额外的步骤将这些部件集成到更大的 PCB 堆叠中。预封装件具有大的接触焊盘，因此易于组装。

在 PCIM 2023 展会上，英飞凌科技和 Schweizer Electronic AG 展示了 1200 V CoolSiC™ 嵌入式封装。其中，MOSFET 被预封装为 S-单元，可在嵌入过程中放置到 PCB 层压板的切口内。顶部和底部的铜过孔连接，加上铜框架，提供了一个低热阻抗、低电感的封装。

S.Lu 等人展示了一种 650V 额定电压的 GaN HEMT，其封装在用于端子连接的 PCB 中介层和底部用于散热的直接覆铜(DBC)基板之间。该 GaN 芯片具有金制程的栅极、源极和漏极顶部焊盘，以及一个银制程的热焊盘。这使得芯片两侧都可以进行银烧结。

烧结相比焊料具有几个优势，例如更高的导热性、更薄且更好控制的键合层厚度(BLT)以及改进的高温性能。在这项工作中，获得了优异的 0.14 °C/W 的 RθJC。

英飞凌针对分立式 SiC MOSFET 的 .XT 封装采用扩散焊接技术。这是银烧结的一种低成本替代方案，性能优于标准焊料。

在扩散焊接中，高熔点金属间相优先在整个焊料间隙中形成，从而在芯片和基板之间形成高熔点的键合层，该层可以比传统焊料更薄。通过此工艺实现了更低的 RθJC 和更高的有源功率循环可靠性。