碳化硅(SIC)mosfet满足了电力电子行业对更高效率、更高功率密度及极端温度下运行的需求，其应用涵盖电动汽车牵引逆变器、可再生能源系统和工业电源等领域。

本文分为上下两篇，深入探讨了目前提出的不同SiC MOSFET架构。上篇将探索SiC晶体管架构及其独特特性，并分析其优势与设计考量。下篇将讨论2025年主要SiC器件制造商的最新创新与产品发布，提供关于先进SiC技术的最新视角。

SiC MOSFET概述

MOSFET被广泛用作电力电子中的开关器件。作为宽禁带半导体，碳化硅相比硅具有多项优势，例如：

· 更高的击穿电场强度

· 更高的热导率

· 更低的导通电阻

· 更快的开关速度

· 更高的工作温度

硅与4H-SiC晶型结构碳化硅的主要电学特性对比如下表1所示。

表1

SiC之所以能实现比硅更低的导通电阻，是因为其更高的击穿电场强度允许采用更薄、掺杂浓度更高的漂移层。这降低了传导损耗，提高了功率密度，从而弥补了SiC沟道迁移率较低的不足，使其非常适合高压电力电子应用。更薄的漂移层也意味着更小的结电容，从而在开关期间实现更快的充放电速度，即更高的开关频率。

这些优势转化为更小、更轻、更高效的电力系统。然而，MOSFET本身的架构在实现这些材料优势方面起着至关重要的作用。

关键SiC MOSFET架构

平面型MOSFET

平面型SiC MOSFET架构是第一代商业化的SiC功率器件，由于其良好的可制造性，目前大多数公司仍在使用。在此结构中，栅电极置于SiC晶圆表面，通过水平沟道控制电流。

该架构的主要优势是制造更简单、技术更成熟，与更复杂的架构相比，能实现更高的良率和更低的成本。此外，由于栅氧化层生长在平坦的表面上，更容易控制其质量和厚度，从而避免了可靠性问题。

其主要挑战在于，由于相邻元胞之间的结型场效应晶体管(JFET)效应以及电流通过器件路径更长，导致比导通电阻较高。这种固有的限制降低了功率密度并增加了传导损耗，尤其是在较高工作温度下。

尽管存在这些挑战，平面型SiC MOSFET仍被广泛使用，特别是在成本和技术成熟度优先的应用中。

沟槽型MOSFET

在沟槽型架构中，栅电极垂直嵌入SiC衬底中，沿沟槽侧壁形成垂直沟道。该结构设计旨在显著增加沟道密度，消除了影响平面器件的JFET电阻。

这带来了更低的比导通电阻，并且由于寄生电容减小，改善了开关特性。此外，这种结构具有更高的元胞密度，意味着可以在相同面积的芯片上集成更多的晶体管，从而实现更小、更高效的芯片。

该结构的主要挑战在于电场管理。当器件处于阻断状态时，极高的电场会集中在栅极沟槽的底部和尖角处。这种电场集中可能会影响器件的长期可靠性，因为栅氧化层在这些应力条件下可能会随时间退化。

这种可靠性问题最初阻碍了沟槽型SiC MOSFET的广泛应用。因此，这种架构虽然能显著提升性能，但需要先进的工艺控制。

双沟槽型MOSFET

为解决传统(单)沟槽结构的栅氧化层可靠性挑战，ROHM半导体公司开发了双沟槽结构，并在其第三代SiC MOSFET中引入。

如图1所示，在源极区域引入了第二个沟槽，以形成额外的p型区域，有助于在阻断操作期间屏蔽栅氧化层免受高电场的影响。

图1

双沟槽结构降低了栅极沟槽底部的电场集中，并最大化沟道密度以进一步降低导通电阻。通过采用此设计，罗姆与其早期的平面器件相比，实现了导通电阻降低约50%，输入电容降低约35%。

不对称沟槽型MOSFET

英飞凌科技公司针对栅氧化层可靠性挑战提出了另一种解决方案，在其CoolSiC™系列中引入了不对称沟槽结构，其中沟槽仅有一侧用作沟道。这使得另一侧可以针对屏蔽进行优化，在开关速度和长期可靠性之间取得平衡。

如图2所示，与沟槽相邻的掺杂区具有不对称的分布。沟槽侧壁左侧包含MOS沟道，该沟道与4H-SiC的所谓a面平行。此外，沟槽底部的很大一部分嵌入了一个延伸至沟槽下方的p型区域内，为栅氧化层提供了有效的屏蔽。

图2

除了提高栅氧化层可靠性外，该设计还具有其他优势，包括降低栅电荷、减少器件电容，以及降低开关和传导损耗。此外，延伸的p型屏蔽区还充当了集成续流体二极管的发射极，改善了反向导通特性，并消除了反并联二极管的反向恢复损耗。

英飞凌的CoolSiC™ MOSFET电压等级覆盖400V至3300V，适用于从AI服务器电源到高压工业驱动的各种应用。该公司的沟槽技术已通过在全球汽车牵引逆变器和工业系统中的广泛部署得到验证。

“深”双沟槽型与不对称阶梯沟槽型变体

罗姆的第四代SiC MOSFET采用了先进的双沟槽架构，具有更深的p型屏蔽区和源极沟槽，以进一步降低栅氧化层电场。这种深双沟槽元胞结构，称为DDT-MOS，不同于前代SiC MOSFET中使用的DT-MOS双沟槽结构。虽然该方案显著降低了栅氧化层中的电场，但深源极沟槽占据了元胞的更大面积，可能限制了沟道密度的提升。

此概念的进一步发展是具有阶梯沟槽的不对称MOSFET(AST-MOS)结构(图3)。它采用了一侧带有额外电子电流路径的阶梯沟槽，并在底部使用厚氧化层作为耐压区。

图3

AST-MOS结构可被视为罗姆DT-MOS和英飞凌不对称沟槽MOSFET(AT-MOS)的混合体。对AST-MOS架构的仿真结果表明，它可以在保持低栅氧化层应力的同时，实现击穿电压和导通电阻的显著改善。

沟槽辅助平面型MOSFET

沟槽辅助平面(TAP)架构代表了传统平面和沟槽设计之间的折衷方案。Navitas半导体公司通过收购GeneSiC半导体公司获得了该技术，并将其纳入其GeneSiC™产品线。

该方案采用平面栅结构，并在源极区域蚀刻出一个非常浅的沟槽。这种“源极沟槽”减小了元胞间距(元胞之间的距离)，同时避免了垂直栅极沟槽的制造复杂性或氧化层应力风险。

与平面架构相比，这种混合设计实现了导通电阻的显著改善，同时保持了平面栅的可制造性和可靠性优势。浅沟槽形成了多级轮廓，有助于增强电流在整个器件中的扩展(图4)，从而降低电阻，而无需像全沟槽结构那样进行深蚀刻和复杂加工。

图4

V型沟槽MOSFET

三菱电机开发了专有的V型沟槽SiC MOSFET，其栅电极嵌入晶圆表面的V形沟槽中。与传统平面型SiC MOSFET相比，这种V型沟槽结构有助于实现高效率，降低沟道电阻并显著减少功率损耗。

三菱的方法需要专门的蚀刻工艺，还包括将肖特基势垒二极管(SBD)直接集成到MOSFET芯片中，这进一步提高了高压SiC功率模块的功率密度和器件性能。

平面、沟槽还是混合型

目前已有多种成功商业化的SiC MOSFET制造方案，使得各公司能够优化其可制造性、元胞密度、开关速度和可靠性。无论是平面型、沟槽型还是两者的混合型，所有方案都推动着SiC宽禁带技术作为高压和超高压功率晶体管的主流选择向前发展。本系列的下篇将更深入地探讨业界近期的SiC产品，阐明多家公司对SiC晶体管的多代改进，并提供对其组件规格更详细的视角。