成为拥有核心技术的半导体元器件供应商和解决方案商
电话咨询(微信同号): +86 18926567115

新闻资讯

知识专栏

从衬底到器件:详解硅基氮化镓缓冲层结构与缺陷管控

作者: 浮思特科技2026-02-06 15:15:38

直接在硅上生长氮化镓会立即带来一个问题:在典型的工艺温度下,镓(Ga)和硅会发生化学反应。硅会融入镓中,形成无法使用的合金。

即使形成了部分氮化镓,氮也会与硅衬底反应生成氮化硅(SiN),导致生成多晶氮化镓,这种材料无法在半导体器件中正常工作。解决方案是在硅衬底和氮化镓薄膜之间沉积一层氮化铝(AlN)缓冲层。这层薄薄的屏障——通常约100纳米厚——具有多种关键功能:

AlN屏障有助于改善后续层表面相关的表面粗糙度。此外,氮化镓的外延生长常因缺陷和杂质而受到影响,这些缺陷和杂质可能导致器件的电学、光学或结构失效。

缺陷:高压氮化镓器件的限制因素

对于氮化镓而言,缺陷密度超过 10⁸ cm⁻² 会降低器件的高压能力,将横向氮化镓器件限制在800V或更低。缺陷有多种类型,包括:

点缺陷

位错

滑移线、裂纹

其他杂质

金属污染

点缺陷——间隙原子、空位和置换原子——可以在价带内引入能级,影响迁移率和复合。

位错是从衬底延伸到外延层的线性缺陷。它们的存在与氮化镓和衬底材料之间的应力晶格失配有关。

在硅上沉积氮化镓可能导致晶圆上形成滑移线和裂纹,这些通常更靠近边缘。这些长度从纳米到数毫米不等的结构缺陷,源于材料本身电阻率范围的综合影响。

其他杂质,如碳、氧和堆垛层错,可能产生有害影响。掺杂剂杂质也可能被引入氮化镓结构中,限制了提升通信应用所需电阻率的可能性。

金属污染和表面缺陷是导致器件失效的关键因素。在生产中存在此类污染可能导致零成品率,因此彻底清洁生产线是绝对必要的。

构建缓冲层结构

氮化镓的制备是一个复杂的过程,其中氮化铝(AlN)沉积在硅衬底顶部,而铝镓氮(AlGaN)沉积在结构的顶部(图1)。需要注意的是,AlN层非常不稳定,目前正在进行大量研究以寻找沉积工艺解决方案,例如在低温下于充满氢气(H₂)和氨气(NH₃)的反应器中在硅上沉积铝层。

图1

图1

为了制备氮化镓,首先在衬底上放置缓冲层以减少晶格失配,然后外延沉积一层更厚的氮化镓层,这很重要。

需要考虑的第一个问题是硅和氮化镓之间约17%的晶格失配,以及约54%的热膨胀系数(CTE)失配。这导致层间产生大量位错,包括由AlN晶格失配引起的位错和由热膨胀引起的应力。

因此,需要缓冲层。首先形成约100纳米的AlN缓冲层,然后是几微米(2-3 µm)厚的Al₀.₃Ga₀.₇N层。该层将改善表面平整度,并为AlN/GaN和AlGaN/GaN的生长提供足够平坦的条件。

压应力将补偿由热膨胀系数失配引起的牵引应力,并在生长氮化镓层之前减少晶圆翘曲[1][2]。

在结构顶部添加一层AlGaN,形成二维电子气(2DEG)。这层2DEG由原生电子组成,在源极和漏极之间产生低电阻电流。

此外,将在AlGaN层上沉积一个栅极肖特基势垒。其作用是在施加负电压时关闭2DEG沟道,从而使常开型的耗尽模式JHEMT器件关断。

垂直型氮化镓

近年来,高质量的氮化镓使得制造氮化镓同质外延垂直结构成为可能(图2),其击穿电压在100V至4kV之间,开关频率在几兆赫兹量级。

要实现高可靠性的1kV(或更高)垂直氮化镓器件,缺陷密度需在10³到10⁵ cm⁻²之间。垂直氮化镓结构比横向(平面)结构有优势,但在硅衬底上生长高缺陷密度氮化镓的风险会导致漏电流。图2

图2

平面型与垂直型氮化镓

电场沿垂直方向均匀分布,因此这产生了更高导电性的器件。然而,由于多种原因,大多数器件仍然是平面型的。

尽管III-V族材料仍在研究中[3],但目前采用不同衬底进行外延的工程师面临诸多挑战。这些挑战包括晶格失配、热应力、导热系数的差异以及极性,后者可能因压电极化而在薄膜内产生电场。

此外,制造垂直氮化镓器件比平面型氮化镓工艺更复杂,因为它需要在氮化镓体衬底上生长厚且无缺陷的氮化镓器件层,尽管一些公司报告了垂直结构的积极成果[4]。

横向型氮化镓

对于横向器件,需要厚的氮化镓层来抑制通过硅衬底的漏电流,但热膨胀系数的差异会导致表面裂纹。硅基氮化镓的缺陷密度大约在10⁸到10¹⁰ cm⁻²。这些缺陷将在向更高电压发展时对横向氮化镓的可靠性造成问题。这就是为什么900V及以上电压的氮化镓HEMT尚不可用的原因。

氮化镓的导热性低于硅(1.3 对比 1.5 W/cm·°C)。然而,由于氮化镓的效率更高,氮化镓可以在比硅低得多的温度下工作。氮化镓器件的导通电阻和开关损耗要低得多,因此产生的热量更少。

硅基氮化镓的制备涉及在不稳定的硅衬底上沉积一层AlN缓冲层,然后是一层AlGaN和一层更厚的GaN层,主要是为了解决造成缺陷的显著晶格失配和热膨胀失配(分别为17%和约54%)。

AlN屏障对于防止镓和硅反应形成无用合金或氮化硅至关重要,并且有助于管理表面粗糙度和应力。

虽然氮化镓在高达650V的应用中与硅mosfet竞争,但点缺陷和位错等缺陷(通常超过10⁸ cm⁻²)限制了横向氮化镓器件的高压能力,尽管垂直型GaN-on-GaN结构在更高击穿电压(100V至4kV)方面显示出前景。然而,这些需要缺陷密度要求低得多的氮化镓(10³至10⁵ cm⁻²)。