近年来，电动汽车市场的快速扩张给高质量碳化硅(SIC)衬底的供应链带来了巨大压力。标准的衬底制造方法效率低下。事实上，虽然标准的SiC功率器件对于"绿色"技术至关重要，但生产它们的能耗却非常高。

通常情况下，功率应用需要器件能够处理更高的电流，同时将能量损失降至最低，以提高整体系统效率并减少冷却需求。在硬开关导通中，由体二极管的反向恢复电荷引起的功率损耗在工作温度下(在许多情况下远高于100°C)会显著降低效率。减少这些电荷的标准方法通常会导致正向压降不必要地增加，从而增加导通损耗。

此外，汽车和工业应用要求在严苛的工作条件下具有极高的可靠性。标准SiC器件面临特定的失效机制，例如双极退化以及功率模块层面功率循环带来的热应力。

为了解决这些瓶颈，采用Smart Cut™技术的SmartSiC衬底的制造工艺显著减少了二氧化碳排放，实现了更可持续的制造。在使用阶段，这种工程化衬底通过降低导通电阻和大幅减少反向恢复能量(同时不牺牲体二极管的正向电压)来提高效率。此外，它通过经证实的延长的功率循环寿命来增强可靠性，并提供对双极退化漂移的强大抵御能力。

技术概览

Smart Cut是一种用于制造工程化衬底的半导体材料层转移技术。SmartSiC技术采用Smart Cut工艺，涉及一系列步骤，可将高质量单晶SiC(monoSiC)晶圆的薄层转移到多晶SiC(polySiC)晶圆上(图1)。

该工艺从注入阶段开始，高质量monoSiC晶圆(称为"施主")通过其碳面接受氢离子注入。这会在表面下方精确深度处形成一个弱化层或"解理面"。然后，将施主晶圆的同一面与由具有超低电阻率(典型值2 mΩ·cm)和增强机械性能的polySiC制成的"支撑"晶圆进行键合。接着，沿着氢注入弱化的平面进行层剥离。这留下一个转移到了polySiC支撑上的薄层高质量monoSiC层(通常低于1 µm厚度)。得到的复合晶圆在高温下进行退火，使monoSiC与其下方polySiC之间的键合界面具有高导电性和导热性。最后，对转移层的表面进行抛光，使其为外延生长做好准备(外延级)。

图1

从衬底特性到功率器件性能

SmartSiC衬底的价值主张建立在三大支柱之上——性能、可靠性和可持续性——在系统层面提供更环保、更安全、更优的性能，如图2所示。

图2

SmartSiC技术通过显著提高原材料利用率，最大限度地减少了SiC晶锭制造的投资(CAPEX)。这种效率提升是其可持续性价值主张的核心部分。

SmartSiC衬底显著提升了SiC功率器件(二极管和晶体管)的电气性能，同时保持与150mm和200mm生产线以及未来的SiC 300mm生产线的兼容性。

SmartSiC衬底带来的更直接的好处是利用了功率器件的整体电流密度。这使得在给定器件导通电阻下，可以增加每个晶圆的器件数量，或者在给定器件尺寸下减少每个模块的器件数量。

此外，polySiC支撑晶圆的高掺杂水平允许通过隧穿电流形成背侧欧姆接触，而无需标准monoSiC衬底所需的激光退火。省去这一工艺步骤将对运营支出(OPEX)和资本支出(CAPEX)以及整体制造良率产生不可忽视的影响。

作为Smart Cut工艺内在环节的氢注入步骤，增强了最终器件的动态性能，并有助于改善器件的机械和可靠性特性。

降低导通损耗

SmartSiC采用具有超低电阻率(典型值为2 mΩ·cm)的polySiC支撑晶圆，而标准monoSiC的电阻率约为20 mΩ·cm [1] [2] [3]。

这种低电阻率衬底，加上能够在功率器件背侧形成更低电阻率金属接触的能力，根据电压等级和代次，可显著降低器件的比导通电阻 [1] [3]。

例如，图3中的结果表明，在SmartSiC衬底上制造的13 mΩ 650V Gen2平面型SiC mosfet(来自意法半导体)，与在标准monoSiC晶圆上制造的器件相比，其平均RDSon降低了约24% [1]。

图3

这种性能提升非常显著，堪比从一代器件过渡到下一代器件通常带来的增益。

同时，初始比电阻为2.8 mΩ·cm²的1200V MOSFET显示出15%的RDSon降低，而预计未来几代产品的降幅将超过20% [1]。

低RDSon最直接的后果是导通损耗最小化。在功率MOSFET中，比导通电阻是"导通"状态下能量损耗的主要来源。降低导通损耗对于实现高效率目标(例如未来AI数据中心电源装置(PSU)的80 Plus Titanium或Ruby标准)至关重要。它还降低了系统的热应力，可能允许使用更小的散热器和风扇。

低RDSon能够更有效地利用半导体表面积。具有较低比电阻(RDSon.A)的器件可以处理更高的电流密度。这一特性使制造商能够减小器件芯片尺寸(芯片缩小)，同时保持与更大尺寸的标准器件相同的额定电流。这对于功率器件尤其有利，可以提高每个晶圆的生产率并实现更紧凑的封装设计。

此外，较低的电阻率衬底有助于降低二极管的电压降，无论是在单极肖特基二极管(VF)中，还是在MOSFET的第三象限导通(VSD，体二极管导通)期间。对于MOSFET，尤其是在硬开关条件下的死区时间内，器件在第三象限工作是无法避免的。

降低开关损耗

优化反向恢复特性可确保总开关损耗最小化，从而最大限度地提高转换器效率。

在SmartSiC衬底上制造的功率器件表现出反向恢复电荷(Qrr)显著减少。这归因于缓冲层界面附近载流子寿命的缩短和空穴密度的降低。

实际上，Smart Cut技术的氢注入在键合界面附近产生了复合中心。这些中心减少了少数载流子寿命，导致高温下Qrr降低33%至41%：见图4。

图4

更重要的是，SmartSiC在不降低体二极管正向压降的情况下实现了这一点，从而打破了开关速度与导通损耗之间的传统权衡关系。

双极退化免疫力

SmartSiC衬底的一个额外优势是其对双极退化具有固有的免疫力。已有证据表明，氢注入可最大限度地减少肖克利层错(SSFs)的发生 [7]。这使得衬底对双极退化具有很强的抵抗力，双极退化是一种常见的失效模式，表现为RDSon随时间增加。

图5显示，在标准4H-SiC晶圆上制造的1200V-10A PiN二极管在大电流应力(600秒-2250 A/cm²)下出现了显著的正向电压漂移。对于基于SmartSiC的1200V-10A PiN二极管，相同的电学测试结果显示，在经过相同的应力测试后，没有观察到明显的电压漂移。

图5

通过更高的功率循环能力延长器件寿命

功率循环寿命的提升主要是通过polySiC优越的机械性能实现的，这降低了器件芯片贴装所承受的应力。

与标准monoSiC相比，polySiC支撑体具有更低的杨氏模量(约为monoSiC值的93%)。这使得半导体芯片的刚度降低，从而在热胀冷缩过程中降低了作用于封装层的每个循环的塑性应变，与标准SiC衬底相比，提供了延长的功率循环寿命 [3] [8]。

实验结果表明，SmartSiC衬底能够在不影响可靠性的情况下，将最高结温的潜在提升幅度比标准SiC晶圆高出约20K(见图6)。

图6

实现更环保的制造工艺

Smart Cut技术显著提升了碳化硅的制造水平，它使得施主晶圆得以重复使用，将单个SiC晶锭可获得的SiC晶圆数量增加了10倍。

该工艺取代了资源密集、耗时数周、温度超过2000°C的生长周期，转而采用更高效的化学气相沉积方法，该方法在低于1500°C的温度下进行，耗时仅数天。

通过将这种卓越的材料效率与大幅降低的能源消耗相结合，SmartSiC方法与传统的SiC晶圆生产方法相比，实现了二氧化碳总排放量减少75%。

结论

SmartSiC技术克服了标准碳化硅在可扩展性和效率方面的局限性。它显著降低了制造过程中的碳足迹，提高了电力电子性能，同时为终端应用提供了卓越的可靠性。这有助于设计紧凑型功率模块，适用于下一代空间受限的电动汽车、光伏和AI数据中心电源。此外，对于轨道交通牵引或可再生能源电网等高压应用，SmartSiC的晶体质量和双极退化免疫力确保了长期的可靠性。