超宽禁带(UWBG)材料，例如氧化镓(Ga₂O₃)，有望提升未来高压功率转换应用的效率。然而，要将其理论优势转化为实用的功率器件，需要克服从衬底生长、掺杂到器件设计和封装的诸多障碍。本文讨论了实现高性能氧化镓基肖特基势垒二极管(SBD)所面临的一些挑战，以及近期为克服这些挑战而取得的一些进展。

氧化镓肖特基势垒二极管设计中的挑战

在超宽禁带半导体中，β相氧化镓被认为是最有前景的材料之一，因为它具有较浅的n型掺杂剂(硅)，并且能够生长出低背景掺杂浓度的衬底和外延层。其高禁带宽度(4.8 eV，碳化硅为3.3 eV)带来了高临界电场强度(8 MV/cm，碳化硅为2.5 MV/cm)。巴利加优值(BFOM)是衡量低开关频率应用的重要指标，它反映了器件击穿电压(BV)与比导通电阻(RON,SP)之间的权衡关系。对于肖特基二极管这类单极型器件，其一维BFOM公式可表示为：

即使考虑到氧化镓中较低的电子漂移迁移率(200 cm²/V-s，碳化硅为800 cm²/V-s)，其高临界电场仍使得氧化镓器件的理论BFOM达到2314，而碳化硅为274(两者均以硅的BFOM进行归一化)。然而，从肖特基二极管的净导通损耗来看，结果就不那么理想了。肖特基二极管的一个重要的损耗指标是其正向导通电压(VON)，可表示为：

其中Vbi是开启电压，JON是电流密度。在上式中，RON,SP是指该电流下的微分比导通态电阻。Vbi可近似为肖特基势垒高度(ɸB)。结合上述公式可得：

对于肖特基势垒二极管，决定其额定击穿电压的通常是反向泄漏电流，而非雪崩击穿。在高电场作用下，金属-半导体界面附近的隧穿势垒会导致高隧穿反向电流。考虑到氧化镓的高临界电场，这可能成为其一个重要的限制因素，因为它可能导致实际可用的击穿电压远低于理论允许值。高的ɸB可以实现更高击穿电压下的工作，但缺点是VON较高，从而导致更高的导通损耗。大多数千伏级的氧化镓SBD的VON约为2 V，而碳化硅的则约为1 V。

对于给定芯片面积"A"，在平均直流电流(Iave)和有效值电流(IRMS)下的净导通损耗为：

在高频SBD应用中，开关损耗可能非常显著。在SBD中，该损耗计算主要取决于电容性关断瞬态，而非少子复合，可表示为[1]：

其中f是开关频率。美国莱特-帕特森空军基地研究实验室的Nolan Hendricks及其团队对超宽禁带肖特基二极管的净损耗优化进行了出色的分析[1]。注意，PCOND 随A增大而减小，而PSW 随A增大而增大。可以找到一个最优的A以实现净损耗最小化，表示为：

其中k是一个小于BV的因子，代表器件的实际最大工作电压。最小净损耗可计算并表示为：

由于AOPT 与 ECR²成反比，而Ploss,min与1/ECR成正比，显然，随着ECR的增加，期望的A更小。这意味着超宽禁带器件将具有更高的功率密度。

这一点，加上氧化镓相对较差的热导率(0.24 W/cm-K，碳化硅为2.7 W/cm-K)，意味着在相当的BV和功率密度下，从热性能角度考虑，氧化镓的最佳功率损耗空间对应的频率将远低于碳化硅。而较高的VON进一步限制了这一点。

沟槽肖特基势垒二极管(TSBD)

改进上述VON与BV之间权衡关系的一种方法是转向二维结构。沟槽SBD通过在阳极接触下方的漂移区中制作一个沟槽来实现这一点，如图1(b)所示。

图1

可以使用氧化铝(Al₂O₃)与氧化镓配合，沿侧壁形成一个MOS电容。在反向偏置下，耗尽作用会塑造电场分布，使得表面电场(ESURF)远低于最大电场。

最大电场从金属-半导体表面移开，转移到沟槽底部。这允许在给定击穿电压下使用低势垒金属，从而改善VON;或者在给定VON下降低反向泄漏，从而提高BV。TSBD基于降低表面电场(RESURF)原理工作。RESURF在超宽禁带器件中尤其有利，因为它能使击穿电压接近高临界电场下可达到的水平。

如果ESURF = ECR/K(K为RESURF因子，表示电场的降低倍数)，则VON的公式可修改为：

从而改善了PCOND与BV之间的权衡关系。

窄的鳍宽(图1(b)中的Wfin)会产生更强的RESURF效应，从而获得最低的ESURF，但其代价是由于肖特基面积的净减少导致RON,SP增加。英国布里斯托大学的Sai Charan Vanjari及其同事提出了一种改善这种权衡关系的方法[2]。

他们制造了一种双漂移层(DDL)器件，如图1(c)所示，通过硅离子注入在漂移区顶部形成一个掺杂浓度更高的n型层。在所制造的DDL器件中，沟槽深度为1.8 µm，其中顶部1.5 µm接受了更高的掺杂。

虽然RESURF因子K有所降低，但当背景漂移层掺杂浓度为5×10¹⁶ /cm³时，采用DDL掺杂(约2×10¹⁷ /cm³)仍能在1 µm的窄Wfin下实现约2的因子。

DDL的一个关键优势是在保持与图1(b)所示传统单漂移层(SDL)器件相当的BV的同时，改善了RON,SP。

图2

SDL和DDL器件的测试结果如图2所示。虽然1 µm的Wfin实现了2.7 kV的BV，但预计采用500 nm范围的更窄沟槽可以实现超过3 kV的BV。