对于每个功率mosfet，高阻断电压和低导通电阻之间都存在一个基本的权衡关系。器件在关断时需要承受高电压，但在导通时又必须高效地传导电流。为了实现高阻断电压，它必须在漂移区承受高电压而不发生击穿，这需要更低的掺杂浓度和足够厚的外延漂移区。

然而，电阻由以下公式决定：

R = ρ × L / A

其中 ρ 是电阻率，L 是长度(厚度)，A 是横截面积。因此，在实现高阻断电压时，有两个因素与这些参数相互竞争：

· 硅中的 ρ 由掺杂控制

· L 必须尽可能低，或尽可能薄

这是两个相互竞争的目标：

· 高阻断电压需要低掺杂浓度，而低导通电阻则需要更高的掺杂浓度

· 高阻断电压需要厚的外延漂移区，而低导通电阻则需要更高的掺杂浓度

这被称为硅极限或一维极限，此时单位面积导通电阻 (Ron,sp) 大致与阻断电压的 2.5 次方成正比 (Ron,sp ∝ BV2.5)。

需要注意的是，这个一维极限特指像 HEXFET 这样的传统 MOSFET。正如 iDEAL Semiconductor 联合创始人兼首席技术官 David Jauregui 在近期接受《Power Electronics News》采访时所指出的，20 世纪 80 年代中期引入的电荷补偿结构，以及 90 年代末期作为超结技术商业化后，通过实现多维耗尽，已经打破了这一极限。“严格来说，硅 MOSFET 打破这一维极限至少已有 25 年了，”他说。“任何继续用一维极限来为其技术辩护的人，都是在操控技术信息以利于自己。”因此，SuperQ 的论点并非硅能摆脱其基本物理限制，而是超结架构本身已经触及天花板，并且存在一种更好的电荷补偿方法。

图1

完整采访如下：

标准 HEXFET

在 20 世纪 90 年代最初采用的标准 HEXFET 中，电压由沟道和漏极之间轻掺杂且厚的 n 型漂移区来承受。掺杂浓度越低，能承受的电压越高，但导通电阻也越大。这是一维硅极限的最初表现形式。

因此，人们采用了降低表面场 RESURF 超结 MOSFET。其厚的 n 型漂移区被周期性的交替柱状结构所取代，该结构由贯穿整个漂移区深度的窄 n 型和 p 型柱组成。这种架构转变的驱动力，与使 SIC 和 GaN 等宽禁带材料在更高电压下具有吸引力的潜在压力相同：即需要在不单纯增加漂移区厚度和降低掺杂浓度的情况下实现更高的阻断能力。宽禁带材料通过优异的临界场强来解决这个问题，而超结则通过电荷补偿和多维耗尽来解决，无需改变半导体材料。

当器件关断时，相邻 n 型和 p 型柱中的相反电荷在横向(而非 HEXFET 中的纵向)相互耗尽。这使得 RESURF 超结 FET 可以在维持高阻断电压的同时，进行更重的掺杂以获得低 RDS(on)，通过多维耗尽而非改变材料，超越了先前的硅极限。

然而，这种结构改变也带来了代价：由于 p 型柱极性相反，电流只能通过 n 型柱传导。这意味着近一半的有效横截面积被用于电压阻断功能。正如 Jauregui 所说：“这个 P 型柱是阻断功能的一部分，它消耗了一半的导电面积。所以基本上，决定 RDS(on) 的导通路径上只有一半的面积真正用于导电;另一半仅用于阻断。”

业界试图通过缩窄柱间距来解决这个问题，但这种方法遇到了越来越多的限制：蚀刻更窄的深沟槽日益困难，维持柱间电荷平衡变得更具挑战性，在窄沟道中进行外延生长也变得不可靠。更根本的是，Jauregui 认为，每一代超结技术在性能上的提升越来越小，而制造复杂性和成本却显著增加。“这项技术正在打破我们所谓的成本-性能优值平衡，”他说。

SuperQ 的高 k 介电薄膜

iDEAL 认为，与其使用占据结构约 50% 的体 p 型柱，不如在窄沟槽内通过原子层沉积技术，使用纳米级薄的高 k 介电薄膜(如氧化铝和氧化铪)，理论上仅需占用整个器件结构的 5%，就能实现相同的电荷平衡和多维(垂直+横向)耗尽，从而将另外 95% 的面积用于导电。这实际上恢复了 HEXFET 的宽导电面积，同时保持了 RESURF 的高压阻断能力。

其物理原理在于介电质的高介电常数和高场强：它能够在仅消耗一小部分器件面积的同时，承受所需的阻断电压。其结果是一种非对称结构——不同于传统超结对称的 P-N 柱排列(其中阻断区和导电区大致相等)——使得剩余的 95% 硅面积可以重新用于导电。如 Jauregui 所述，这产生了“更均匀的电场分布和更高效的硅面积利用，直接转化为相同阻断电压下更低的导通电阻。”

制造工艺创新

其制造方法依赖于 CMOS 和存储芯片厂中已成熟的工艺设备、原子层沉积技术和深沟槽蚀刻技术。Jauregui 谨慎地指出，iDEAL 需要解决的挑战并非获取这些设备，而是“调整工艺流程以适应功率 MOSFET 的特定要求”，并确保该平台能够由传统的 CMOS 晶圆厂大规模制造。

与 CMOS 工艺的兼容性也可能是该技术用于硅而非宽禁带材料的原因。Jauregui 表示：“原则上，SuperQ 可以应用于某些宽禁带技术，我们自己也在这方面进行过白皮书研究和调查。”但硅在“成本、可制造性、质量和可靠性”方面，在市场的很大一部分领域提供了更好的平衡。

Jauregui 继续说道：“如果一款 MOSFET 性能世界最高，但成本比行业能承受的高出十倍，那它就没有意义。同时，你也不能交付性能糟糕、成本最低的 MOSFET。”

iDEAL 已经建立了覆盖 60V 到 1200V 的广泛产品系列——Jauregui 称这对于单个硅平台来说非常出色——所有产品在生产中都经过 100% 的 UIS 测试，其中 150V 和 200V 器件已进入大规模生产。

SuperQ 与 GaN 的比较

在 SuperQ 所竞争的电压等级中，电力电子行业越来越多地将 GaN 定位为硅的继任者。当被问及 SuperQ 与市场上的 GaN 功率器件相比的优值时，Jauregui 对比较进行了审慎的限定：“如果我们只关注开关损耗与导通损耗的对比，SuperQ 可以与 GaN 非常有竞争力。”但他认为，这种框架只涵盖了系统设计人员实际需求的一部分。

“设计人员关心的是鲁棒性、雪崩能力、dV/dt 和 di/dt 抗扰度、浪涌电流能力、栅极电压鲁棒性和高温可靠性，”他说。在这些领域，硅固有的材料特性继续提供着显著的优势。Jauregui 用实际的术语阐述了这一点：“MOSFET 是应用中的保险丝——当出现问题时，即使不是 MOSFET 的错，它也通常是第一个失效的器件。”一个在效率指标上领先但无法可靠承受高应力事件的器件，可能会将风险转嫁给系统设计人员。

因此，SuperQ 的定位并非纯粹基于开关损耗或导通损耗的优值，而是基于 Jauregui 所认为的 SuperQ 在硅领域的竞争基础：全面的系统级成本-性能平衡。

用 Jauregui 简洁的话来说，目标是“制造世界上最好的 MOSFET”——理想情况下，一个根本不消耗任何能量的 MOSFET。