要将降压转换器重新配置为反向降压-升压转换器，需要将电感器的负载侧接地，并从较低偏置轨获取输出。通过增加额外的绕组、二极管和电容，您就创建了一个非反向降压-升压Zeta转换器。

Zeta转换器是一种非隔离型降压-升压转换器，具有输出纹波低且传递函数中不存在明显右半平面零点的特性，这使得环路补偿变得容易得多。与降压转换器类似，Zeta转换器在开关周期的前半部分(即D周期)向负载传输功率。而其他所有降压-升压拓扑结构则在D´= 1-D周期部分而非D周期向负载传输功率，这正是这些拓扑中存在右半平面零点的原因。

Zeta转换器还具有以下额外优势：

开关节点自然得到缓冲。

在降压和升压模式之间无缝转换。

串联电感和并联电容输出部分的输出电压纹波显著降低，类似于降压转换器。

该实现方案还为集成电路(IC)提供自举偏置，该偏置可用作其他电路所需的负偏置轨。

您可以将Zeta转换器视为单端初级电感转换器(SEPIC)，但功率流向相反。因此，它有时被称为“SEPIC的逆转换器”。与SEPIC一样，Zeta转换器需要两个电感器，如图1所示。在许多情况下，设计人员可以将它们绕制在同一磁芯上。多家制造商销售适用于Zeta和SEPIC应用的现成双绕组电感器。额外绕组的成本远低于使用两个分立电感器。由于电感器之间存在耦合，可以将电感值减半。

图1

传统上，设计人员使用高端P型器件作为D控制元件来构建Zeta转换器，因为在开关周期的D´部分，电感L1上的电压变为负值。N型器件会因此增强并导通，从而破坏转换器的运行。P型开关不太常见，因为与等效的N型开关相比，其损耗更高且价格更昂贵。只需增加少量低成本元件，您就可以在Zeta拓扑中使用带有内部N沟道金属氧化物半导体(NMOS)控制开关的廉价集成降压转换器IC。由于不存在右半平面零点，可以实现更宽的环路带宽，并可能减少输出电容和解决方案成本。与降压转换器类似，Zeta转换器的输出电感-电容(LC)部分相比其他降压-升压拓扑结构能显著降低输出纹波，从而在给定纹波规格要求下可能减少所需的输出电容。

基于这些原因，并考虑到现有种类繁多的降压转换器IC，对于特定的降压-升压应用需求，基于集成降压IC的Zeta转换器可能远优于SEPIC设计。

Zeta转换器的工作原理

虽然本文不会详尽分析Zeta拓扑(因为其他一些资料已对此进行过介绍，请参阅“其他资源”部分)，但我们简要回顾一下连续导通模式(CCM)下的Zeta转换器，重点是如何在Zeta拓扑中使用集成降压转换器IC。德州仪器(TI)的Power Stage Designer工具可设计并计算多种功率级(包括Zeta)的元件值，并生成教科书式的波形，是学习各种功率级工作方式的绝佳资源。

假设元件为理想元件、CCM工作且输出电压(VOUT)处于稳态，图1显示CFLY两端的直流电压VFLY必须等于VOUT，因为电感器两端不能存在直流电压。在开关周期的前D部分，VIN加在L1两端使其励磁，同时加在CFLY两端，使得VIN + VFLY = VIN + VOUT加在L2两端。与降压转换器类似，由L2和COUT构成的输出部分对该波形进行平均。输出直流电压的计算公式1为：

在开关周期的后D´= (1-D)部分，L2继续向负载提供电流(与降压转换器相同)，而CFLY利用先前存储在L1中的能量进行再充电。

在D期间，满负载电流流过CFLY，并且在D´期间必须有类似的电流对其进行再充电。这是一个重要的考虑因素，因为这个电容必须承受较大的均方根(RMS)电流和潜在的自热问题。对于相同的负载电流，D和D´开关的尺寸都必须约为降压转换器的两倍，以适应转换器工作期间L1和CFLY之间的额外能量传输。

在Zeta拓扑中使用降压转换器IC

使用集成N型器件作为控制开关的主要困难在于，在开关周期的D´部分，当电感L1两端电压为–VOUT时，需要保持其关断。尝试使用以0V为参考地的集成降压IC会导致内部NMOS场效应晶体管(FET)在此条件下增强并导通。为了解决这个问题，使用一个廉价的二极管D2和电容CBYP创建一个本地负偏置电源(VNEG)供给IC，使其高端NMOS FET能够正常工作(见图2)。

图2

L1、D2和CBYP构成一个反向降压-升压(IBB)转换器，为IC提供负偏置，使其能够正常工作。在D´期间，当D1和D2导通时，D2为CBYP充电，VNEG ≈ –VOUT。由于二极管结构和工作电流的不匹配，VOUT到VNEG的反射并不完美。D2和CBYP仅为IC供电，因此使用诸如BAT54或BAV99这样的小型肖特基二极管可能就足够了。IC的额定电压必须能够承受其电源端子两端的VIN,max + VOUT,max，而D1用作负载和CFLY再充电的非同步整流器。

闭合反馈环路

设计人员可以通过两种不同的方法提供反馈以闭合控制环路。最简单但精度较低的方法是使用从VOUT到VNEG ≈ –VOUT的分压器，如图3所示。

图3

请注意，降压IC的内部参考电压(VREF)是相对于VNEG的，因此根据公式2：

在闭环工作期间(公式3)：

在实际应用中，二极管的不匹配会影响VOUT的精度。D2可能会整流开关波形上的任何负向振铃(可能由印刷电路板(PCB)布局引起)，导致VNEG产生额外的负偏置，从而影响精度。这种振铃现象在较高负载电流下更为明显，并会因VNEG负偏置增大而导致VOUT下降。良好的PCB布局对于最小化导致振铃的环路面积和寄生电感至关重要。许多应用仅需要适度的输出精度，这种简单且廉价的反馈方法就足够了。

第二种精度更高的方法是使用差分放大器直接缩放和电平转换VOUT以闭合环路，如图4所示。

图4

在这种情况下，公式4是运算放大器(op amp)差分放大器的增益，通过将输出电压的缩放版本馈送至反馈端子来闭合环路：

此方法不受二极管不匹配或开关波形振铃的影响，但需要一个放大器。您可以使用一个普通的运算放大器和四个电阻构建一个差分放大器;它必须能承受其电源轨之间的VIN + VOUT，如图所示。对于12V的降压-升压应用，许多器件本身就能满足此要求，但对于VIN + VOUT >36V的应用，可选器件则较少。由于集成IC的VREF通常在0.6V ≤ VREF ≤ 1.2V范围内，且在较高电压应用中差分放大器的增益将小于1，因此施加到运算放大器的共模电压将很小;因此，使用低压、低成本的运算放大器并由简单的线性稳压器供电也可能是一个很好的解决方案。

使用双绕组电感器

对于许多降压-升压应用(POUT < ≈30W)，可考虑使用双绕组电感器代替两个分立电感器，如图5所示。注意图中电感器上的点标记。所需的励磁电感是分立电感器的一半。此类双绕组器件可从Coilcraft和Wurth等制造商处获得，有多种尺寸和饱和额定值可供选择。

使用双绕组器件具有以下优势：

双绕组器件的成本通常仅比类似的单绕组器件高5%至10%，因此比两个分立电感器便宜约45%。

双绕组器件占用的PCB面积小得多。

电感值减半有助于降低绕组电阻并提高效率。

双绕组器件通常可以免除内部谐振阻尼网络的需求。

内部谐振阻尼

由两个分立电感器构成的Zeta和SEPIC等转换器可能容易受到控制环路不稳定的影响，这是因为L1、L2和CFLY产生的低频谐振。参见公式5：

如果此谐振落在转换器控制系统的带宽内，其引起的快速相移可能导致不稳定。由于Zeta拓扑不存在右半平面零点，通常可以充分拓宽环路带宽，以至于此谐振变得值得关注。

抑制此谐振需要在CFLY两端添加一个串联电阻-电容(RC)阻尼网络，通常由一个低值(1Ω至10Ω)电阻与一个高值(数百微法)电解电容串联组成。该电容不承载负载电流。尽管可能需要此网络，但Zeta拓扑的其他优势可能足以弥补添加它的成本，尤其是在可能需要分立电感器的更高功率(>30W)转换器中。

通过使用双绕组电感器，此谐振虽然仍然存在，但仅与电感器的漏感有关，与各个电感值之和相比，漏感值要小得多。剩余的谐振通常远高于转换器的带宽，不再成为问题。

图5

设计与仿真示例

图6和图7是展示两种反馈环路类型的仿真示例。图6展示了使用简单分压器方法的反馈，而图7展示了配置为差分放大器的运算放大器。在图7中，如果不放置运算放大器U2(TI TLV9302)及其相关电阻，电路将默认使用Rfbt和Rfbb提供的电阻反馈。

图6

克服SPICE模型限制

许多降压转换器的仿真模型具有参考仿真器“地”或“NET 0”的内部节点。图2所示的拓扑通常无法使用此类模型进行正确仿真，因为器件的“地”实际上被偏置到VNEG，导致模型内部出现异常和未定义的行为。

Zeta转换器的电感-电容-电感级的前半部分构成了一个提供VNEG的IBB，而原生支持IBB的IC模型应能用于Zeta转换器。对于不适用的模型，通常可以将仿真器参考电位移至电路中的不同点，以使模型内部的参数保持在正确范围内。

表1是使用降压转换器IC实现Zeta拓扑时最重要元件的快速参考指南。

一种被低估的降压-升压转换器

Zeta转换器是一种被低估的降压-升压拓扑结构，具有输出纹波低、无右半平面零点以及与易于获得的双绕组电感器兼容等优点。设计人员可以使用集成降压转换器来实现Zeta转换器，方法是首先将其配置为自偏置的IBB，然后通过放置在电感器之间的功率电容添加LC降压输出部分。一个小二极管为降压IC提供负自举偏置——该电压也可为其他电路(如运算放大器)供电。反馈环路可以通过简单的分压器闭合，也可以使用差分放大器以实现高精度。鉴于其相对于SEPIC和其他降压-升压拓扑的优势，Zeta转换器在降压-升压应用中值得更广泛的考虑。