纳微半导体宣布推出其第五代GeneSIC沟槽辅助平面型碳化硅mosfet技术平台，首推产品为1200 V系列。这些新型MOSFET专为AI数据中心、电网与能源基础设施以及工业电气化领域的高压电源转换应用而设计。

与前几代1200 V产品相比，第五代GeneSiC MOSFET平台的RDS(on) × QGD优值提升了高达35%。该指标直接影响传导损耗和开关损耗，使其在高频、高密度功率级应用中尤为重要。

纳微半导体的沟槽辅助平面型结构将主要的平面栅极与源极区的浅沟槽特征相结合。与全沟槽MOSFET不同，这些沟槽不构成主电流通道。它们的作用是优化电场分布并改善器件内部的电流扩展。

在高压碳化硅器件中，集中的电场可能导致可靠性问题，尤其是在栅极氧化层周围。这种设计更均匀地分散了电应力，提高了长期耐用性，同时避免了深沟槽结构带来的制造复杂性。该结构还有助于在较高温度下保持较低的RDS(on)。由于导通电阻会随器件发热而增加，因此在工作范围内使其保持更稳定，有助于降低传导损耗，并改善高功率转换器的整体热性能。

RDS(on) × QGD 优值提升35%是这一代产品的核心。更低的RDS(on)可降低传导损耗，而更低的栅-漏电荷则减少了电压转换期间所需的能量。在高频电源和逆变器级中，这些改进可转化为更低的发热量和更高的可实现功率密度。

纳微半导体报告称，其QGD/QGS比率改善了25%。该平台的阈值电压VGS,TH ≥ 3 V，旨在防止高dV/dt开关环境中的寄生导通。随着开关速度的提高，稳定的栅极行为变得更加重要。

新的第五代产品旨在通过优化RDS(on) × EOSS特性来改善动态性能，从而减少开关转换过程中的总能量损耗。集成的"软体二极管"设计还支持更平滑的电流换向，并有助于降低硬开关操作期间的电磁干扰。

可靠性认证是第五代平台的重点关注领域，纳微半导体将这些器件归类为"AEC-Plus"级，根据内部测试结果，其性能超过AEC-Q101和JEDEC标准。

纳微半导体报告称，其进行了持续时间长达标准认证要求三倍的扩展高温反向偏压和高温栅极偏压测试，以及旨在模拟数据中心和电网应用中真实快速开关条件的动态反向偏压和动态栅极开关测试。该公司还指出，在长时间的开关应力下，阈值电压漂移极小，外推得出的栅极氧化层失效时间在18 V栅极偏压和175°C条件下可超过一百万年。

这些1200 V第五代器件补充了纳微半导体现有的2300 V和3300 V超高压GeneSiC产品，拓宽了公司在多个电压等级上的碳化硅产品组合。凭借更优的开关性能、增强的高温稳定性以及更严格的可靠性测试，第五代GeneSiC沟槽辅助平面型MOSFET专为需要高效运行、有效热管理并能长期可靠工作的高压系统而设计。