人工智能驱动的计算正在推动对更高功率数据中心的需求。未来的CPU/GPU预计将消耗数千安培的电流。这激励了高效、高功率密度供电系统的发展。基于多级开关电容的功率转换器在这些应用中日益受到青睐。在本文中，我们将讨论在此类转换器中使用低压(LV)GaN开关的优势。

数据中心中的48-V供电

将48-V总线转换为数据处理器所需的约1 V负载点(PoL)低压范围，面临若干挑战。高电压转换以及高负载电流要求采用高效的转换拓扑解决方案，以最小化尺寸和功率损耗。

基于亚10纳米CMOS节点制造的现代处理器的功率密度现已超过4.5 W/mm³，同时在计算密集型数据中心应用中芯片尺寸也在增大。供电系统中相应的功率密度缩放允许在系统级实现封装尺寸的改进，包括垂直供电(VPD)架构。

两级架构更适合高输出电流和高控制带宽的应用。它们包括一个非调节级，将48 V转换为中间总线电压(如12 V或6 V)，以及一个调节级，提供约1 V的电源输出。

基于开关电容的转换器

非调节级可以是基于变压器的LLC级(具有较高的重载效率，但体积较大)，也可以是基于开关电容(SC)的。与电感器相比，电容器在储能方面天生具有优势;它们也能更好地按比例缩小到更小的尺寸。

与纯SC转换器相比，混合方法结合了电容器在降压转换中的优越特性，同时利用电感器来减少电荷共享损耗。SC级降低了电感器两端的电压，因此对于给定的电感电流纹波，可以使用更小的电感器。

存在多种SC转换器拓扑，从串并联网络、飞跨电容多电平(FCML)，到迪克森阶梯拓扑。每种拓扑都有其自身的优缺点，可根据应用的具体情况来选择。

P. McLaughlin等人进行了一项比较研究，该研究在无源元件尺寸约束下使用了最小功率损耗品质因数。他们比较了各种拓扑，以评估有源半导体和无源损耗随尺寸和相对电压额定值的变化情况。

这项工作表明，串并联SC拓扑实现了最佳的无源元件利用率，而迪克森阶梯拓扑实现了最佳的有源器件利用率。对于前者(需要更多的有源器件)，宽禁带半导体器件，例如基于氮化镓(GaN)和碳化硅(SIC)的器件，提供了优势，因为它们能够以最小的损耗代价扩展到更高电压，从而提供了最佳的器件缩放能力。

GaN在SC多级转换器中的优势

基于3电平GaN的SC降压转换器相较于传统的基于Si的2电平转换器具有多项优势：

减低的开关电压与优化的器件性能：在3L转换器中，每个开关两端的电压减半，允许使用具有更优品质因数(FOM)的较低电压额定值的器件。低压GaN器件(<100 V)进一步放大了对Si器件的改进，其关键FOM(如Ron x Qg，其中Ron为导通电阻，Qg为栅极电荷)比Si器件低一个数量级。因此，开关损耗可以显著降低。

更小的电感尺寸：3L转换器带来的电感尺寸减小源于有效加倍的开头频率，即对于给定的电感纹波，可以使用更低的FET开关频率和输出电感。在占空比为25%(如48V转12V SC转换器所需)时，电感可减少3倍。这改善了开关频率和无源损耗之间的功率密度权衡。

更高的开关频率与紧凑集成：GaN支持更高的FET开关频率，同时仍保持高效率。这允许减少无源器件尺寸。更小、更低的被动元件封装使得集成更紧密，并最大限度地减少了横向布线，从而降低了寄生电感。

改善的谐波失真与滤波需求：与2L架构相比，3L拓扑降低了总谐波失真和滤波要求。

3L GaN 48V降压转换器

S. Biswas等人提出了一种用于48-V服务器应用的基于GaN的3L SC降压转换器。我们将在下面总结他们的设计和结果。

该转换器的简化示意图如图1所示。

图1

当开关G1、G3导通时，电容Cfly处于充电阶段;当开关G2和G4导通时，Cfly处于放电阶段。在这些时间间隔内，电感电流上升。

在这些时间间隔之间，G3和G4导通，这使开关节点电压Vsw接近0V，电感电流下降。

驱动多电平转换器的GaN开关可能具有挑战性。这些开关不接地参考，因此通常使用隔离式DC-DC转换器。

GaN HEMT器件的安全工作栅极驱动窗口范围较窄。其阈值电压通常低于2V，且为了利用GaN器件的FOM优势而使用高开关频率，栅极容易受到电压尖峰导致的寄生导通影响。

驱动电路的复杂性可能限制GaN的功率密度优势。需要仔细控制布局和寄生参数以确保良好的信号质量。

解决每级电压降问题

在多级转换器中，通常使用级联二极管自举电路。在图1所示的电路中，自举电源将连接到G4，并直接为其自举电容充电，而更高电平级的电容将由其相邻低电平级的电容充电。

自举二极管在每一级都会产生电压降。为G1供电的自举电容将因G4、G3和G2自举二极管的累积压降而遭受最大损失。

为了解决这个问题，本研究作者使用了级联同步自举电路。在自举电路中使用了低导通压降的GaN FET。

该FET在向下一级充电期间导通。它与自举二极管同步工作，以防止在死区时间内自举电容过充电。

使用5V电源的对比研究表明，在传统的级联二极管自举方案下，G1的驱动电压仅为2.8V(可能已达到其欠压锁定(UVLO)限值)，而同步方法在4个器件的驱动电压之间仅产生0.5V的变化。

原型转换器使用Efficient Power Conversion(EPC)的40-V、4-mΩ GaN FET EPC2015作为G1-G4开关，并使用EPC2038器件用于同步自举电路。

控制器采用Microchip Technology dsPIC33E®微控制器的比例控制器，用于将Cfly两端的电压保持在0.5 x Vin。

Vsw在0V和24V之间切换。外部调节环路将Vout维持在12V。用于对比的2L转换器基于EPC2045功率模块，该模块使用了EPC 2045 100 V FET。

2L与3L效率对比

图2显示了2L和3L版本转换器的效率对比。工作于300 kHz的3L转换器有效开关频率为600 kHz，并且使用了比工作于700 kHz的2L转换器更小的电感器。

图2

结果显示，峰值效率提高了近1%，而在10A负载时，测量到的改进约为0.5%。在20A输出时，3L转换器的功率密度达到约2000 W/in³，而2L转换器仅为1400 W/in³。

3L转换器的更低损耗

3L转换器能够在更低的FET开关频率下运行，同时保持与2L版本相似的电感器伏秒积(从而纹波)，加之使用更低电压额定值的器件(40V对比100V)，带来了更低的损耗，从而改善了热性能。

热成像显示，在10A时，FET结温降低了超过25°C，并且在器件上的温度分布更均匀。3L转换器在没有散热器的情况下就能提供与需要额外散热器(这增加了其体积和成本)的2L转换器大致相当的热性能。