电流模式栅极驱动器对数据中心电源中宽禁带器件的影响

人工智能工作负载所要求的功率密度迅速增加，正推动行业采用更小、更集成的栅极驱动解决方案。然而，许多AC-DC和DC-DC设计在每个功率级中都需要四个或更多的高压宽禁带晶体管，这使得隔离式栅极驱动器的选择成为一个显著的占板面积问题。

数据中心电源的效率要求不断提高，而要实现最高效率，就需要强力驱动晶体管，这会增加流入器件寄生电容的电流。如果这种位移电流迫使栅源电压超过其阈值，就可能发生寄生导通。在最好的情况下，这会导致效率损失;在最坏的情况下，则可能导致永久性且有时是灾难性的故障。

当FET漏极上施加dv/dt时，寄生米勒电容CGD和栅源电容CGS形成串联。两者组合形成一个以栅极节点为输出的电容分压器。假设栅极节点悬空，栅极电压的近似抬升可估算为 \(dV_{GS}\approx\frac{C_{GD}}{C_{GS}}dV_{DS}\)。电容比 \(\frac{C_{GD}}{C_{GS}}\) 和VDS的压摆率直接影响寄生导通的可能性。如果VGS升高到超过VGS(th)，就可能发生寄生导通。这对于SIC和GaN等高电子迁移率晶体管(HEMT)尤其重要，因为它们具有较低的VGS(th)。

消除工程权衡

传统的电压模式驱动器(TVMD)如果没有米勒钳位，会通过其下拉网络(通常由一个内部NMOS晶体管和一个外部用户选择的栅极电阻组成)来吸收米勒电流。为了从该米勒电流中获得最佳的VGS钳位效果，需要将RGOFF最小化。然而，这意味着需要进行工程权衡，因为如果RGOFF较低，关断dv/dt会非常大，可能导致过高的VDS过冲。

为防止寄生导通的可能性，设计人员可以采用一系列补救措施，例如减慢导通dv/dt、使用负栅极驱动电压或实现米勒钳位。减慢导通dv/dt意味着开关损耗会更高，从而无法充分利用效率潜力。使用负栅极驱动电压会增加BOM和设计复杂性，同时还会增加外部功率器件的体二极管损耗。集成米勒钳位会增加驱动器引脚数，并且通常仅适用于单通道栅极驱动器。外部米勒钳位允许使用更大的分立器件以实现更强的钳位能力，但会占用更多电路板面积，增加驱动器引脚数，增加BOM，并降低可靠性。

为解决这些问题，一种名为SelVCD™(即可选可变电流驱动)的新型基于电流的栅极驱动技术已被应用于Skyworks最新的隔离式栅极驱动器系列。这种方法不使用TVMD中常见的PMOS上拉和NMOS下拉网络，而是采用受控电流源来为栅极充电和放电。这消除了对外部栅极电阻的需求，允许驱动器在瞬态条件下施加其全部下拉强度，从而提高了对寄生导通的抗扰度。

源电流和灌电流可通过SPD+和SPD-两个引脚独立调节，允许从逻辑输入侧进行实时调整。SPD+控制源极输出电流，SPD-控制漏极输出电流。这些设置可以在八个级别上动态更新，以优化在母线电压、负载电流和温度等变化条件下的性能。控制信号通过电容隔离栅传输，并在输出侧进行解码。

SelVCD架构包含一个内置米勒钳位，每当输出电压降至栅极驱动器地电平以上约2 V时即会启动。此时，驱动器将覆盖用户选择的SPD设置，并施加最大的下拉电流(对于UVLO 15型号器件，SPD- 7，高达4 A)，并保持此状态直到下一个逻辑输入上升沿到来。

对SelVCD进行测试

为了展示配备SelVCD的米勒钳位的优势，我们构建了一个半桥测试装置，使用两个Wolfspeed 1200 V 16 mΩ SiCFET(C3M0016120K)，并对TVMD和SelVCD栅极驱动器进行了比较，如图1所示。高侧栅极驱动器施加脉冲，以在低侧FET的漏极上施加dv/dt。低侧FET则尝试通过栅极驱动器保持关断状态。

图1

该FET的数据手册要求导通电压为+15 V，关断电压在-3 V至-4 V之间。然而，为了展示SelVCD的优势，我们使用了0 V的关断电压。

测试使用了一个具有0.7 Ω内部下拉RDSON的6 A TVMD。在TVMD情况下，通过改变RGON来改变导通速度;而在SelVCD栅极驱动器情况下，SPD+设置从SPD+ 0变化到SPD+ 7。对于低侧栅极驱动器，RGOFF在典型的栅极电阻1 Ω、3 Ω和5 Ω之间变化，而SelVCD栅极驱动器则直接连接到SiCFET的栅极。

如图2所示，传统的电压模式栅极驱动器在每种情况下最终都可能发生寄生导通。而SelVCD™则允许栅极即使在最极端的压摆率下也能保持在VGS(th),min条件以下。

图2

我们向一位客户展示了上述讨论的结果，客户要求验证其使用两个750 V SiC FET的功率因数校正(PFC)板。这些器件需要+18 VGS,ON和0 VGS,OFF。现有设计采用4.7 Ω导通电阻和2.2 Ω关断电阻，客户要求进行比较。米勒钳位测试在室温下、四种负载条件下进行，总结如表1所示。

表1

如图3所示，低侧像双脉冲测试一样被施加脉冲，并使用光隔离探头观察高侧VGS。具体来说，在低侧导通过渡期间观察高侧VGS，此时当VDS,HS从0 V变为800 V时，高侧FET的寄生米勒电容会被注入电流。低侧SelVCD栅极驱动器的SPD+设置(SPD+ 4)被选择为使得下降的VDS,LS压摆率与4.7 Ω TVMD驱动器紧密匹配。在所有测试条件下，两者的压摆率相差都在2 V/ns以内。

图3

如图4所示，采用客户当前栅极电阻选择的TVMD将需要一个负栅极驱动轨来缓解寄生导通。然而，这款特定的FET具有-4 V的绝对最大负VGS。由于其他瞬态会影响VGS，对于采用TVMD的该FET，唯一可行的解决方案是减慢导通过渡，但这会增加开关损耗。然而，SelVCD驱动器则能很好地保持在最小VGS(th)以下，在不增加额外BOM的情况下缓解了这些问题。

图4

结论

SelVCD最大限度地降低了寄生导通的风险，同时允许移除负栅极驱动偏置。这使用户能够降低BOM、释放宝贵的电路板空间并提高系统效率。为实现可比的性能，TVMD必须依赖米勒钳位、降低开关速度或使用负栅极驱动电压，而这些都会带来设计上的权衡。