成为拥有核心技术的半导体元器件供应商和解决方案商
电话咨询(微信同号): +86 18926567115
新闻资讯
新闻资讯

新闻资讯

知识专栏

GaN器件制造中的ALD/ALE技术

作者: 深圳市浮思特科技有限公司2026-07-31 14:11:59

原子层沉积和刻蚀(ALD/ALE)可在平面和图形化晶圆上提供埃米级精度的控制,并具有出色的均匀性。用于这些工艺的高量产(HVM)设备现已面市。随着拥有成本的降低和工艺能力的提升为氮化镓(GaN)器件制造商带来关键优势,人们普遍预期ALD/ALE在GaN器件制造中的应用将日益增加。

半导体器件制造中的ALD与ALE

ALD

ALD最初于20世纪60年代开发,早期用于显示器制造。20世纪80年代和90年代,它开始应用于半导体器件制造,在高深宽比沟槽中的沉积性能优于传统化学气相沉积(CVD)。先进CMOS制造中,在三维器件结构中需要沉积薄的高k介质及其他介质材料以及金属,这推动了ALD在高量产中的应用。ALD是一种自限制沉积技术,基于四步工艺。我们以氮化硅(SiN)的ALD为例说明。

含硅(Si)的前驱体(如六氯乙硅烷)蒸气通常被引入到衬底上,其在特定条件下吸附,使得反应具有自限制性。

该前驱体被吹扫排出。

引入含氮(N)的反应气体,如氨气(NH3),通过等离子体产生自由基,与吸附的Si反应,形成单层SiN。

反应腔室再次被吹扫,以去除多余的反应副产物,并为重复这四个步骤做准备。

在步骤3中使用等离子体,便形成了等离子体增强型ALD(PEALD)。与热ALD相比,PEALD允许更宽范围的前驱体材料选择,同时保持较低的沉积温度(< 300°C)。原位等离子体表面处理可以清洁和改性材料界面,减少缺陷。沉积过程中使用的等离子体需要是低损伤的,即不会因等离子体产生的活性粒子而对薄膜成分造成不良改变。远程等离子体技术将衬底置于主等离子体产生区之外,降低了晶圆表面附近的离子和光子能量,从而实现低损伤沉积。

ALE

ALE最初于20世纪80年代开发,被称为“数字刻蚀”。它提供了一种循环的、自限制的材料去除方法,每次可去除一个原子层。与ALD中使用的四步工艺类似,步骤1引入反应性气体(如氯气),吸附在需要刻蚀的表面上;步骤3引入离子源气体(如氩气),实现吸附层的去除。

与ALD类似,FinFET等先进纳米级CMOS技术推动了ALE在高量产中的应用。ALE的自限制特性降低了过刻蚀的风险。随着器件关键尺寸不断缩小,并需要对垂直和横向尺寸进行精确控制,这一点变得至关重要。与ALD一样,ALE也可以采用热法或等离子体辅助法。

热ALE可用于各向同性刻蚀,而等离子体ALE则提供了更多种类的前驱体。与传统电感耦合等离子体(ICP)刻蚀相比,ALE能产生更光滑的表面,从而改善器件特性,如阈值电压(Vth)均匀性和更高的击穿电压(BV)。

GaN器件制造中的ALD/ALE

GaN HEMT(高电子迁移率晶体管)在过去几年中取得了巨大的商业成功,尤其是在低于700V的中低功率转换应用领域。增强型(e-mode)p-GaN栅极HEMT在商业上得到最广泛的采用。金属绝缘体半导体MISHEMT在降低栅极漏电和提高栅极电压摆幅方面具有优势。

IMEC已成功演示了用于先进射频应用的硅基GaN MISHEMT。虽然MISHEMT本质上是耗尽型(d-mode)或常开型器件,但通过在栅极下方凹陷刻蚀AlGaN势垒层,可以将Vth移向正值,使该器件在系统级应用中更加实用。图1展示了p-GaN栅极和MISHEMT增强型器件的基本器件截面图。

牛津仪器(Oxford Instruments)是一家总部位于英国的先进工具和系统制造商,专注于成像、分析以及半导体沉积和刻蚀领域。他们的ALD和ALE设备特别适用于GaN功率和射频HEMT的高量产制造。让我们来看一些关键的GaN工艺挑战,并总结解决这些挑战的ALD和ALE优势。

GaN制造中的ALD

考虑图1所示的p-GaN栅极HEMT。通常使用SiN或AlN层来钝化栅极结构,并将栅极与其上方的场板金属(图中未示出)隔开,该场板用于提供电场控制。

GaN器件制造中的ALD/ALE技术(图1)

图1

已有研究表明,该SiN层的质量对该HEMT的可靠性至关重要。SiN中深能级态内的空穴俘获会导致栅极金属和场板之间的电场增加,尤其是在高栅源电压(VGS)下,最终导致SiN层击穿和栅源短路。

动态导通电阻(RDSON)退化是GaN HEMT中电流崩塌的主要机制。这是由器件关断期间产生的高电场引起的,导致电子被俘获在SiN/AlGaN界面。硬开关也会产生热电子,这些热电子被俘获在这些表面态和介质态中,增加了净俘获负电荷。这些电荷充当虚拟栅极,耗尽沟道中的二维电子气(2DEG)。这两种效应都凸显了在HEMT有源层上方需要高质量、低陷阱密度的SiN层。PEALD允许在低温下沉积高质量的SiN薄膜,这与GaN制造流程兼容。

沉积前的等离子体处理可以去除自然氧化层和污染物,而不会损伤下方的晶体。这确保了用于钝化的表面洁净且具有优异的保形性。与其他沉积薄膜相比,更低的湿法刻蚀速率确保了在后续工艺和封装步骤中薄膜的完整性。在MISHEMT中,栅极氧化物沉积前的等离子体处理对栅极氧化物质量有益。

牛津仪器的Atomfab PEALD设备结合NH3等离子体预处理,已证实能改善GaN/Al2O3叠层中的CV滞后现象,表明该界面处的界面陷阱有所减少。

在MISHEMT器件中,氧化铝(Al2O3)是典型的栅极电介质。ALD能够提供精确、保形且无针孔的涂层,其热预算可防止对下方GaN表面造成热损伤或陷阱积累。这些采用ALD沉积栅极的MISHEMT的栅极漏电流可能比p-GaN肖特基栅极器件低数个数量级。

GaN制造中的ALE

ALE在GaN制造中具有许多潜在应用。已有证明,在250°C下的热ALE具有优异的刻蚀选择性。例如,在刻蚀高k电介质二氧化铪(HfO2)时,与二氧化硅(SiO2)和SiN相比,选择性超过1000。

等离子体ALE展现出优异的深度均匀性和低损伤性,因为所使用的离子能量仅为几十电子伏特(eV)量级,低于被刻蚀材料的溅射阈值。在GaN MISHEMT中,牛津仪器在其PlasmaPRO 100 ALE系统上已演示了对AlGaN势垒层的精确刻蚀。与LayTec的合作开发了一种新的基于紫外反射率、正在申请专利的端点检测技术,该技术能够对GaN和AlGaN进行精确的深度控制,精度达到+/- 0.5 nm。该技术已在硬件和软件上完全集成到ALE设备中。

图2展示了该平台出色的带端点检测刻蚀能力,三个样品的AlGaN厚度均达到了5 nm +/- 0.5 nm的目标厚度。

GaN器件制造中的ALD/ALE技术(图2)

图2

已成功演示了一种增强型GaN MISHEMT,其通过在栅极下方对AlGaN势垒进行凹陷刻蚀,目标剩余厚度为4 nm ±0.5 nm。该MISHEMT在使用ALD沉积的17 nm Al2O3栅极电介质时,实现了+0.7 V的Vth。该器件的转移曲线如图3所示。该器件实现了0.12 Ω-cm²的优异比导通电阻,击穿电压为1190 V。

GaN器件制造中的ALD/ALE技术(图3)

图3

在MISHEMT中,在AlGaN势垒上使用薄层ALD SiN或AlN栅极介电层,已被证明可以增强AlGaN上表面的正电荷,从而屏蔽AlGaN表面态对二维电子气的影响。在先进GaN HEMT中,ALD还有其他几种应用正在开发中,包括使用高k电介质、用氟(F)掺杂栅极氧化物以控制Vth,以及制备能与GaN实现更好晶格匹配的混合氧化物。

ALD和ALE设备支持200 mm晶圆的能力,使其在拥有成本(COO)方面与传统的CVD设备相比具有竞争力。ALD和ALE在GaN高量产制造中发挥更大作用的一个例证是,近期罗姆半导体(ROHM)与牛津仪器宣布合作,以支持ROHM开发其内部200 mm GaN功率器件制造。该合作包括采用牛津仪器带有Etchpoint技术的ALE设备。