JEDEC针对SiC功率器件的先进测试标准

碳化硅(SIC)功率器件在高端功率应用中的日益普及，要求对当前基于硅材料的测试方法进行更新，这些方法定义在JESD24-9的标准中。

近期，联合电子设备工程委员会(JEDEC)——一个为电子行业制定开放标准的组织——发布了两份新文件(JEP203和JEP204)，旨在为SiC器件提供参考测试框架：

JEP203：规定了短路评估的规则。

JEP204：提供了SiC器件的应力测试程序目录。

这两份文件共同构成了一套严谨、专业的测试框架。

短路评估指南

在牵引逆变器和工业电机驱动器等高端功率应用中，功率器件会承受短暂时间的短路情况。此时，功率器件会遭受高电压和大电流的应力，直到保护电路检测到异常。

JEP203引入的要求之一是，短路事件结束时的漏源电压(VDS(end))应保持在标称漏极电源电压(VDD)的90%以上。

JEP203标准定义了三种不同类型的短路故障，分别对应不同的工作条件和系统拓扑。每种类型都模拟了SiC器件、驱动电路以及外部负载网络寄生元件之间的特定相互作用。

短路类型1

该事件也称为硬开关故障(HSF)，发生在SiC功率器件在负载端已存在短路条件的情况下导通时。在此测试中，在施加栅极信号之前，直流电源电压已加在器件两端。

当栅源电压(VGS)升高超过阈值时，漏极电流(ID)达到最大短路值(Imax)。器件同时承受高电压和峰值电流。因此，器件的功耗极高，结温(TJ)立即上升。

这会使内部晶格升温并降低载流子迁移率。导致漏极电流在脉冲持续期间从其峰值下降。JEP203中的这些高应力条件(HSF)定义了用于评估短路耐受时间(tSC)的具体指标。

该时间可通过栅极电压波形(tSC(VGS))来定义，即从栅极电压上升沿的50%点到关断期间栅极电压下降沿的50%点之间的时间间隔;或通过漏极电流波形(tSC(ID))来定义，即从电流首次上升开始，到衰减电流下降沿回落至Imax的10%为止的持续时间(图1)。

图1

短路类型2A

在这种情况下，被测SiC功率器件(DUT)已导通并处于工作状态。然后，通过外部开关制造出负载下故障(FUL)条件。这种突发故障导致器件进入高压饱和模式，漏源电压迅速上升至直流电源电压。

器件的内部寄生位移电流会在栅源电压上产生过冲尖峰(VGS(max))，迫使沟道导通更高的饱和电流。

图2

对于2A类故障，短路耐受时间通过漏极电流波形(tSC(ID))来测量，从VDS达到标称电源电压VDD的20%的时刻开始，到栅极关断后去饱和漏极电流下降沿达到Imax的10%的时刻结束(JEP203)。

该标准还提出了一种基于测量tSC(VGS)的替代方法。该时间段始于驱动短路的外部开关达到其完全“导通”电压(VGS(on))的一半时，以及被测器件(DUT)达到其“导通”电压的一半时。

短路类型2B

这是前一种类型的变体，其中故障是通过感性负载网络发生的。在这种情况下，SiC被测器件(DUT)切换到一个负载网络中，该网络中的残余感性阻抗(ZL)会产生一个连续上升的短路电流斜坡。因此，漏极电流(ID)以准线性斜率增加，由下式给出：

电流持续增加，直到器件退出线性导通区并进入饱和状态。这种情况会导致VGS(max)产生可能具有破坏性的过压尖峰。在JEP203中，必须仔细选择外部负载阻抗ZL，以确保电流上升时间(tON(ID))严格小于5微秒。

DESAT保护

去饱和(DESAT)是一种用于保护SiC功率器件免受过流或短路故障影响的常用保护方法。它通过间接检测VDS，当VDS超过预设阈值时，驱动电路会执行软关断。

图3展示了一个DESAT电路。比较器检测VDS。当器件超过Vth,DESAT阈值时，经过CBLK引入的短暂延迟后，器件被关断。

图3

SiC应力测试程序

为了评估器件的长期可靠性，需要进行某些加速老化测试。为了满足这一需求，JEP204提供了一系列专门针对SiC独特材料特性开发的可靠性和耐用性应力测试协议目录。

JEP204并不强制要求执行其中列出的每一项测试来鉴定DUT，而是提供了一个选择矩阵，该矩阵根据具体应用，指出与物理退化机制和早期寿命失效率(ELFR)指标相关的测试程序。

温度与偏置应力

JEP204中的第一类涉及温度和偏置应力程序，用以评估内部结构、结和绝缘层在连续电场和高温状态下的稳定性。

高温栅极偏置(HTGB)测试通过在器件最高额定结温(TJ(max))下，在VDS = 0V的条件下，施加连续的最大额定静态栅极电压，来对长期栅极氧化层可靠性施加压力。该应力主要针对阈值电压(VGS(th))漂移和早期栅极氧化层介电击穿。

偏置温度不稳定性(BTI)测试是基于JEP204中的测量程序定义的。SiC晶格与非晶SiO2栅极氧化层的界面具有比传统硅器件高得多的陷阱和缺陷密度。这些陷阱在偏置和温度作用下会捕获和释放电子或空穴，导致VGS(th)发生较大偏移并在工作过程中产生不稳定。

栅极开关应力(GSS)和动态栅极应力(DGS)测试用于评估动态工作条件下的栅极结构。其中，栅极开关不稳定性(GSI)是通过在静态漏源电压VDS = 0V条件下，以高频在最大额定正负栅源电压限值之间连续循环来评估的。该测试能够表征导通电阻退化和阈值漂移等参数。

相比之下，高温反向偏置(HTRB)测试主要关注器件的主阻断结。该测试在极端关态阻断条件下测试器件，通常是在TJ(max)下，在漏极和源极端子之间施加80%至100%的最大额定击穿电压。此方法可加速因可移动离子污染、表面钝化层退化以及边缘终端结构击穿而引起的失效。

最后，高温正向偏置(HTFB)测试用于评估双极退化，这是SiC晶格中主导的早期寿命失效机制之一。当电流持续流过器件时，体二极管会释放能量。这些能量会导致SiC晶体中的微小结构缺陷扩大为更大的缺陷，阻碍电流流动，从而导致导通电阻和漏电流的增加。

环境与耐用性应力

JEP204的第二类是环境暴露和极端耐用性应力。这包括一些湿度评估方法，如高加速应力测试(HAST)、温湿度偏置(THB)和无偏置HAST(UHAST)。这些测试在模拟极端环境条件(例如标准85°C/85%相对湿度(RH)或高加速加压130°C/85% RH条件)的环境试验箱中进行。

这些应力测试旨在发现制造缺陷，如内部键合线或金属化层的电化腐蚀、芯片表面的离子迁移，或湿气通过塑封材料的渗入。

静态湿度测试正趋于统一，但动态THB指南仍在开发和评估中。为此，JEDEC正在积极研究高频开关与高湿度联合影响。

SiC功率器件还必须能够承受来自大气的自然辐射。单粒子烧毁(SEB)测试研究在此条件下，来自宇宙射线的杂散中子随机撞击器件内部材料所产生的影响。

当这些撞击发生时，会产生一个微小但高度集中的电荷。当该器件在高压下工作时，此电荷会引起突然且巨大的电流浪涌(即“烧毁”)，产生足够的热量熔化或汽化器件的该特定部分。

有关过压瞬变的电气耐用性通过非钳位感性开关(UIS)测试进行研究。该测试是在有大电感电流流过器件时突然关断器件来进行的。在此操作中不允许使用任何保护(即钳位)电路，因此器件必须吸收电感中存储的所有磁能并将其转化为热量。此过程会在器件内部产生远高于其正常设计工作最高温度的极高温度。

应力后验收规程

任何标准测试流程的最后一部分是检查器件在应力作用下的“承受”情况。根据JEP203和JEP204标准，器件在应力测试前后都需在受控实验室环境中进行严格的电气测量。

这使得工程师能够区分正常微小损耗和实际物理损坏。要通过测试，必须证明器件仍能正常工作。如果器件的电气性能远低于制造商承诺的指标，以致无法通过测试，则被正式认定为失效。

为了判断器件是否通过短路或加速可靠性应力测试，需要观察某些电气参数，并与测试前的数值进行比较。这两项JEDEC标准共同监测的参数如下表所示。

表1